#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10304555 A

(43) Date of publication of application: 13.11.98

(51) Int. CI

H02H 3/20 H02H 7/12 H02M 3/00

(21) Application number: 09116273

(22) Date of filing: 18.04.97

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

**NODA HIROSHI** 


# (54) CONTROL CIRCUIT FOR DC/DC CONVERTER

(57) Abstract:

PROBLEM TO BE SOLVED: To supply power stably to a load circuit connected onto the output side of a DC/DC converter.

SOLUTION: The voltage of a capacitor 70 connected to the output side of a DC/DC converter 20 is monitored by a comparator 50, and on the basis of the monitored result the DC/DC converter 20 is on/off-controlled by a comparator 52 to keep the capacitor voltage within a constant range. Consequently, it becomes possible to supply power stably to a load circuit 30 connected onto the output side of the DC/DC converter 20. Moreover, a main power source 40 connected onto the input side of the DC/DC converter is not affected, since an inrush current hardly flows at the time of charging the capacitor 70.

COPYRIGHT: (C)1998,JPO



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-304555

(43)公開日 平成10年(1998)11月13日

(外2名)

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ			
H02H	3/20		H02H	3/20	Α	
	7/12			7/12	G	
H 0 2 M	3/00		H 0 2 M	3/00	Н	

## 審査請求 未請求 請求項の数3 FD (全 5 頁)

(74)代理人 弁理士 金本 哲男


(21)出願番号	特顯平9-116273	(71)出願人	000000295
(22)出願日	平成9年(1997)4月18日		沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号
		(72)発明者	野田 寛 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

#### (54) 【発明の名称】 DC/DCコンバータの制御回路

### (57)【要約】

【課題】 DC/DCコンバータの出力側に接続される 負荷回路に対して安定的に電力を供給する。

【解決手段】 DC/DCコンバータ20の出力側に接 続されたキャパシタ70のキャパシタ電圧をコンパレー タ50によって監視し、その監視結果に基づきコンパレ ータ52によってDC/DCコンバータをオンオフ制御 し、キャパシタ電圧を一定の範囲内に保つ。これにより DC/DCコンバータの出力側に接続される負荷回路3 0に対して安定的に電力を供給することができる。また キャパシタの充電時における突入電流は、ほとんど発生 しないために、DC/DCコンバータの入力側に接続さ れる主電源40に影響を与えることはない。



#### 【特許請求の範囲】

【請求項1】 制御入力端子を備えたDC/DCコンバータの制御回路であって:前記DC/DCコンバータの出力に対して並列に接続されたキャパシタと;前記キャパシタのキャパシタ電圧を監視する監視手段と;前記監視手段により監視される前記キャパシタ電圧が基準値以上である場合には前記DC/DCコンバータを停止させ,前記キャパシタ電圧が基準値未満である場合には前記DC/DCコンバータを駆動するオンオフ制御手段と;を備えたことを特徴とするDC/DCコンバータの制御回路。

【請求項2】 前記監視手段は,前記キャパシタ電圧と第1基準電圧とを比較し,前記キャパシタ電圧が前記第1基準電圧以上または未満に変化するごとに,その出力を反転させる第1コンパレータであり;前記オンオフ制御手段は,前記第1コンパレータの出力と第2基準電圧とを比較して,DC/DCコンバータをオンオフ制御する制御信号を前記制御入力端子に出力する第2コンパレータを含むことを特徴とする,請求項1に記載のDC/DCコンバータの制御回路。

【請求項3】 前記オンオフ制御手段は,前記第1コンパレータの出力と前記第2コンパレータの入力との間に介挿された,充電時定数がゼロで放電時定数が所定値に設定されたCR時定数回路を含むことを特徴とする,請求項1または2に記載のDC/DCコンバータの制御回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、DC/DCコンバータの制御回路に関するものである。

### [0002]

【従来の技術】DC/DCコンバータは、その内部においてスイッチング動作が行われているためにスイッチングロスが生じ、かかるスイッチングロスは前記DC/DCコンバータが接続される回路全体の電力損失の一因となっている。そこでDC/DCコンバータの作動/停止を制御するための制御入力端子としてのイネーブル端子を備えたDC/DCコンバータを用いて、例えば当該DC/DCコンバータに接続される負荷回路が連続動作ではなく極めて間欠的にしか動作しない場合、前記DC/DCコンバータが停止(アイドリング)中にあっては、前記DC/DCコンバータを外部からの制御入力信号によって停止させるようして、回路全体の電力損失の低減を図っている。

【0003】一方、当該DC/DCコンバータに接続される負荷回路における電流変動に対処するために、通常、DC/DCコンバータと負荷回路の間にはキャパシタが設けられている。この場合、キャパシタの静電容量が不足していると、前記負荷回路における電流変動を吸収しきれず、前記DC/DCコンバータの入力電流は負

荷回路における電流変動の2倍の周期で大きく変動してしまい、かかる入力電流の供給源である主電源に対して雑音を誘導してしまう。この問題に対しては、前記キャパシタの容量を適宜の定数、例えば数百μFとする事で対応している。

#### [0004]

【発明が解決しようとする課題】上述のように,負荷回 路の電流変動を吸収するに充分な静電容量を有するキャ パシタをDC/DCコンバータの出力側に設けるととも に,回路全体の電力損失を低減させる目的で,負荷回路 の作動/停止に同期してDC/DCコンバータを作動/ 停止させるようにした場合、前記キャパシタの充電に要 する時間分、前記負荷回路への電力供給が遅れ、負荷回 路の動作にとっては好ましくない。加えて、前記キャパ シタの充電に伴うDC/DCコンバータ出力電流の瞬間 的な増大、いわゆる突入電流の発生が危惧される。この 突入電流によって、DC/DCコンバータの入力電流が 増大し, かかる入力電流の供給源である主電源の電流保 護回路が作動し、当該主電源がトリップしかねない。多 くの場合、主電源にはDC/DCコンバータ以外にも複 数の回路が接続されるために、上記のような主電源のト リップ現象は是非とも防がなければならない。

【0005】本発明はかかる点に鑑みてなされたものであり、DC/DCコンバータの動作を必要最小限に止めることによって、当該DC/DCコンバータが接続されている回路全体の電力損失を低減させるとともに、負荷回路に対して安定的に電力を供給し、さらに主電源への影響を防止するDC/DCコンバータの制御回路を提供し、前記従来の問題の解決を図ることを目的としている。

#### [0006]

【課題を解決するための手段】前記の目的を達成するた め、請求項1によれば、制御入力端子を備えたDC/D Cコンバータの制御回路であって、前記DC/DCコン バータの出力に対して並列に接続されたキャパシタと, 前記キャパシタのキャパシタ電圧を監視する監視手段 と, 前記監視手段により監視される前記キャパシタ電圧 が基準値以上である場合には前記DC/DCコンバータ を停止させ、前記キャパシタ電圧が基準値未満である場 合には前記DC/DCコンバータを駆動するオンオフ制 御手段とを備えたことを特徴とするDC/DCコンバー 夕の制御回路が提供される。かかる構成によれば、前記 監視手段によって監視される前記キャパシタのキャパシ 夕電圧が基準値以上に保持されるように、前記DC/D Cコンバータのオンオフ駆動制御が行われるために、前 記キャパシタのキャパシタ電圧の変動を一定の範囲内に 抑えることができる。したがって前記キャパシタを介し て前記DC/DCコンバータの出力に接続される負荷回 路に対して、安定的に電力を供給することができる。ま た電流変動が大きい負荷回路が接続され、かかる電流変

動を吸収するに十分な静電容量を有するキャパシタが採用された場合でも、DC/DCコンバータの出力側には、ほとんど突入電流は発生しない。したがって当該DC/DCコンバータの入力側に接続される主電源に影響を与えることはない。さらに前記DC/DCコンバータは前記キャパシタを充電する時のみ動作するために、前記DC/DCコンバータのスイッチングロスによる制御回路全体の電力損失を低減させることができる。

【0007】請求項2によれば、前記監視手段は、前記キャパシタ電圧と第1基準電圧とを比較し、前記キャパシタ電圧が前記第1基準電圧以上または未満に変化するごとに、その出力を反転させる第1コンパレータとすることができる。さらに前記オンオフ制御手段は、前記第1コンパレータの出力と第2基準電圧とを比較して、DCコンバータをオンオフ制御する制御信号を前記制御入力端子に出力する第2コンパレータを含むようにしてもよい。かかる構成によれば、第1基準電圧を調整することにより、前記キャパシタのキャパシタ電圧の基準値を調整することができる。また第2基準電圧を調整することによって、DC/DCコンバータのオンオフ制御タイミングを調整することができる。したがって簡単な構成で応用範囲の広いDC/DCコンバータの制御回路を提供することができる。

【0008】請求項3に記載のように,前記オンオフ制御手段は,前記第1コンパレータの出力と前記第2コンパレータの入力との間に介挿された,充電時定数がゼロで放電時定数が所定値に設定されたCR時定数回路を含むようにしてもよい。充電時定数がゼロであるために,前記キャパシタ電圧が基準値未満に低下したと同時に前記DC/DCコンバータが駆動し,キャパシタ電圧を瞬時に前記基準値以上に復帰させることができる。さらに放電時定数を調整することによって,前記キャパシタの充電時間を調整することが可能である。

## [0009]

【発明の実施の形態】以下、本発明の一実施形態を図に基づいて説明すると、図1に示すように、実施の形態にかかるDC/DCコンバータ制御回路10は主に、DC/DCコンバータ20、DC/DCコンバータ20制御用のNPN型トランジスタ22、負荷回路30、負荷回路30制御用のNPN型トランジスタ32、主電源40、監視手段としてのコンパレータ50、およびオンオフ制御手段としてのコンパレータ52とから構成される。

【0010】DC/DCコンバータ20の入力端子20 aは主電源40の出力端子40aに接続され、DC/D Cコンバータ20の出力端子20bは負荷回路30の入力端子30aに接続される。DC/DCコンバータ20のグランド端子20c,負荷回路30のグランド端子30b,および主電源40のグランド端子40bは全てグランドに接続される。

【0011】DC/DCコンバータ20の作動/停止を 制御するための制御入力端子としてのイネーブル端子2 Odは、上記したエミッタ接地のNPN型トランジスタ 22のコレクタに接続され、負荷回路30の作動/停止 を制御するためのイネーブル端子30cは、上記したエ ミッタ接地のNPN型トランジスタ32のコレクタに接 続され、さらに2個のNPN型トランジスタ22、32 のベースはそれぞれ信号入力端子60に接続される。な お本実施の形態においては、イネーブル端子20dおよ びイネーブル端子30 cは低レベルアクティブと仮定す る。すなわちイネーブル端子20dに低レベル信号が入 力された時に出力端子20bから所定の電圧が出力され るDC/DCコンバータ20,およびイネーブル端子3 O c に低レベル信号が入力された時に動作状態となる負 荷回路30を用いた場合に即して以下説明する。ただし これに限らず、周辺回路を適宜変更して、イネーブル端 子が高アクティブであるDC/DCコンバータおよび/ またはイネーブル端子が高アクティブである負荷回路を 採用してもよい。

【0012】DC/DCコンバータ20の出力端子20 bにはキャパシタ70の一端が接続され、キャパシタ70の他端はグランドに接続される。また抵抗72は、その一端は上記の出力端子20bへ接続され、他端はコンパレータ50の負入力および抵抗74の一端に共通接続される。抵抗74の他端はグランドに接続される。コンパレータ50の正入力とグランドとの間には基準電源76が設けられる。なおキャパシタ70のキャパシタ電圧が所定の電圧V<sub>B</sub>以上である時、コンパレータ50の負入力電圧が正入力電圧を上回るように、抵抗72、74の抵抗定数および基準電源76は調整される。

【0013】コンパレータ50の出力にはダイオード78のアノードと抵抗80の一端が接続され、ダイオード78のカソードと抵抗80の他端はコンパレータ52の負入力に接続される。さらにコンパレータ52の負入力とグランドとの間にはキャパシタ82が設けられ、正入力とグランドとの間には基準電源84が設けられる。なおコンパレータ52の負入力に対して高レベル信号が入力された場合はコンパレータ52は低レベル信号が入力された場合はコンパレータ52は高レベル信号を出力するように、基準電源84は調整される。そしてコンパレータ52の出力は抵抗86を介して、DC/DCコンバータ20のイネーブル端子20dに接続される。

【0014】本実施の形態にかかるDC/DCコンバータ制御回路10は以上のように構成されており、DC/DCコンバータ回路10の動作を図2を用いて以下説明する。なおDC/DCコンバータ制御回路10の初期状態は、主電源40は停止状態、信号入力端子60は低レベル状態、コンパレータ50およびコンパレータ52の出力は低レベル状態、キャパシタ70およびキャパシタ

82は十分に放電された状態とする。また図2のA~F の波形は、図1のDC/DCコンバータ制御回路10中 のA~Fの各ポイントの電圧の状態を示している。

【0015】図2中の $T_0$ のタイミングで主電源40が ONされると、出力端子40 aからは所定の電圧が出力 される。(ポイントA)

【0016】一方、コンパレータ50は $T_0$ のタイミングで正入力と負入力の電圧レベルを比較し、初期状態における低レベル信号から高レベル信号へ反転出力する。(ポイントC)

【0017】これに伴いコンパレータ52の負入力へは高レベル信号が入力され、コンパレータ52は正入力と負入力の電圧レベルを比較し、低レベル信号を出力する。(ポイントE)

【0018】上記したコンパレータ52からの低レベル信号によりDC/DCコンバータ20のイネーブル端子20dへは低レベル信号が入力される。(ポイントF)【0019】したがってDC/DCコンバータ20は動作を開始し、出力端子20bの電圧レベルは上昇する。(ポイントB)

【0020】DC/DCコンバータ20の出力電圧は,コンパレータ50によって監視されており,所定の電圧  $V_B$ を上回るタイミング $T_1$ において,コンパレータ50 は高レベル信号から低レベル信号へ反転出力する。するとコンパレータ52の負入力の電圧レベルは,キャパシタ82と抵抗80によって決定される時定数に従って徐々に低下し,コンパレータ52の正入力の電圧 $V_D$ を下回るタイミング $T_2$ において,コンパレータ52からの出力信号は低レベルから高レベルへ反転し,DC/DCコンバータ20の動作を停止させる。

【0021】DC/DCコンバータ20と負荷回路30の停止状態が長時間継続すると、キャパシタ70に蓄えられている電荷は、負荷回路30の内部における微少なアイドリング電流として消費され、キャパシタ70のキャパシタ電圧は徐々に低下する。ところが、かかる電圧低下はコンパレータ50によって監視されており、所定の電圧 $V_B$ まで低下したタイミング $T_3$ において、コンパレータ50は後段のコンパレータ52は低レベル信号を出力し、コンパレータ52は低レベル信号を出力し、コンパレータ52は低レベル信号を出力し、コンパレータ52は低レベル信号を出力し、コンパレータ52は低レベル信号を出力し、DC/DCコンバータ20の動作を再開させる。これによってキャパシタ70は充電され、キャパシタ電圧は所定の電圧 $V_B$ 以上に復帰する。

【0022】上記のようにキャパシタ70のキャパシタ電圧が所定の電圧 $V_B$ 以上に復帰した時点で、コンパレータ50の出力信号は高レベルから低レベルへ反転する。その後、コンパレータ52の負入力の電圧レベルは、キャパシタ82と抵抗80によって決定される時定数に従って徐々に低下し、コンパレータ52の正入力の電圧 $V_D$ を下回るタイミング $T_4$ において、コンパレータ52からの出力信号は低レベルから高レベルへ反転し、

DC/DCコンバータ20の動作を停止させる。

【0023】このように負荷回路30の入力端子30aにおける入力電圧は、常にキャパシタ70により補償される。したがって信号入力端子60に高レベル信号が入力され、DC/DCコンバータ20および負荷回路30の動作が開始された場合、例えDC/DCコンバータ20の出力端子20bからの電圧出力に遅れがあっても、キャパシタ70により所定の電圧が負荷回路30へ瞬時に供給されるために、負荷回路30の動作への影響はない。

【0024】しかも上述のように負荷回路30が停止している間は、DC/DCコンバータ20はキャパシタ70の充電時に限って作動するため、DC/DCコンバータ20のスイッチングロスに伴う回路全体の電力損失を低減させることができる。

【0025】またキャパシタ70のキャパシタ電圧は、DC/DCコンバータ回路10が動作中は所定の電圧V。以下には低下しない。したがって負荷回路30の電流変動を考慮し、キャパシタ70の静電容量を例えば数百µFとした場合でも、キャパシタ70を充電する際に、DC/DCコンバータ20の出力における瞬間的な大電流、いわゆる突入電流が発生し、主電源40をトリップさせることはない。さらに負荷回路30における電流変動の周期が大きく例えば数十Hzで、かつ電流変動量が大きい場合であっても、当該電流変動はキャパシタ70に吸収され、主電源40へ影響を与えることはない。

【0026】以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。

### [0027]

【発明の効果】以上説明したように本発明によれば、当該DC/DCコンバータの出力に対して接続されるキャパシタのキャパシタ電圧は一定に保たれる。したがって当該DC/DCコンバータの出力側に接続される負荷回路に対して安定的に電力を供給することができる。またキャパシタの充電時における突入電流は、ほとんど発生しないために、DC/DCコンバータの入力側に接続される主電源に影響を与えることはない。

#### 【図面の簡単な説明】

【図1】本発明にかかるDC/DCコンバータ制御回路の実施の一形態の概略構成を示す回路図である。

【図2】図1の回路のポイントA~Fの電圧波形の変化を示す波形図である。

#### 【符号の説明】

- 10 DC/DCコンバータ制御回路
- 20 DC/DCコンバータ


30 負荷回路

主電源


40

50,52 コンパレータ 70 キャパシタ

【図1】



【図2】



高レベル: H 低レベル: L